مطالعات علوم کاربردی در مهندسی دوره ۳، شماره ۱، بهار۱۳۹۶ صفحات ۲۳۷– ۲۲۶

Online ISSN: ۲٤٧٦-٤٥،۷ Print ISSN: ۲٥٣٨-۲،۰۰۵ www.irijournals.com

طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی برمبنای ترانزیستورهای نانولوله کربنی- نسخه چهار: بهبود سرعت، مصرف توان و تحمل پذیری نویز

مهراد آفرين

کارشناسی ارشد مهندسی کامپیوتر- معماری سیستم های کامپیوتری، دانشگاه آزاد اسلامی واحد شهرری، تهران، ایران

چکیدہ

با توجه به لزوم ادامه روند مجتمعسازی با بهره گیری از فناوریهای نوین و نقش بیبدیل جمع کنندهها در سیستمهای VLSI و همچنین مزایای بیشمار منطق چند ارزشی، دستاوردهای این مقاله در راستای بهبود بخشیدن به سرعت، مصرف توان و حاشیه نویز جمع کنندههای سه ارزشی مبتنی بر ترانزیستورهای نانولوله کربنی هدف گذاری شده است. در این میان اما کاهش حاشیه نویز بر اثر استفاده از منطق چند ارزشی قابل تامل به نظر میرسد، لذا لزوم استفاده حداکثری از فضای ولتاژ کاری و فراهم آوردن حداکثر بازه قابل دسترس برای هر منطق به فراخور ظرفیتهای موجود به منظور افزایش تحمل پذیری مدار در برابر نویز ضروری به نظر میرسد. از این رهگذر بر آن شدیم تا طرح پیشنهادی نه تنها دارای تاخیر و توان مصرفی مناسب باشد، بلکه از مصونیت مناسبی در برابر نویز نیز برخوردار باشد. در کنار این موضوع، ما بر روابط ریاضی حاکم بر ترانزیستورهای نانولوله کربنی نیز مروری خواهیم داشت.

واژههای کلیدی: نانوتکنولوژی، ترانزیستور نانولوله کربنی، منطق چند ارزشی، جمع کننده، منطق سه ارزشی.

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶

۱. مقدمه

در دهههای اخیر ترانزیستورهای اثر میدانی MOS در قالب معماری CMOS، به عنوان اصلیترین کاندیدای مدارهای مجتمع مطرح بودند، داشتن ویژگیهایی از جمله جریان نشتی کم، قابلیت مجتمع سازی بالا، سرعت مناسب و مصرف توان کم دلایل این انتخاب بودند. از طرفی، روند مجتمع سازی که کار خود را با مقیاس SSI آغاز کرد، به تدریج با عبور از مراحل دلایل این انتخاب بودند. از طرفی، روند مجتمع سازی که کار خود را با مقیاس SSI آغاز کرد، به تدریج با عبور از مراحل دلایل این انتخاب بودند. از طرفی، روند مجتمع سازی که کار خود را با مقیاس SSI آغاز کرد، به تدریج با عبور از مراحل دلایل این انتخاب بودند. از طرفی، روند مجتمع سازی که کار خود را با مقیاس SSI آغاز کرد، به تدریج با عبور از مراحل دلایل این انتخاب بودند. از طرفی، روند مجتمع سازی که کار خود را با مقیاس SSOI) رسیده است. با ورود مجتمع سازی به ابعاد نانومتری، سازوکارهای کوانتومی، معادلات مقیاس پذیری در ترانزیستورها را برهم زدند و با بروز مشکلاتی در فرآیند لیتوگرافی و مشکلات دیگری از جمله اثرات کانال کوتاه، جریانهای نشتی غیر قابل کنترل، کاهش کنترل گیت و پارامتر مدولا سیون طول کانال بسیار بالا، علاوه بر اخلال در عملکرد ترانزیستور، مصرف توان آن را نیز به شدت افزایش داد، بدین ترتیب پیشرفت روند مجتمع سازی با سیار بالا، علاوه بر اخلال در عملکرد ترانزیستور، مصرف توان آن را نیز به شدت افزایش داد، بدین ترتیب پیشرفت برای حفظ روند قانون مور، به فناوری فعلی میسر نبود، در نتیجه مهندسان حوزه معماری سیستمهای کامپیوتری برای حفظ روند قانون مور، به فناوریهای جدیدی در حوزه ینانو روی آوردند، از جملهی این فناوریها میتوان به ترانزیستورهای مولی یولی معاری کربنی اشاره کرد (کیم، ۲۰۱۰).

ما در این مقاله ترانزیستورهای اثر میدانی نانولولهی کربنی را انتخاب میکنیم و این انتخاب با استناد به دلایل محکمی از جمله قابلیت تحرکپذیری بالای حاملها و مکانیزم انتقال بالستیک در طول نانولوله، داشتن چگالی جریان و جریاندهی بسیار بالا و در نتیجه قدرت رانش و خروجیدهی بالا، داشتن نقطهی ذوب بالا و مقاومت در برابر حرارت، عدم مشاهدهی پدیدهی مهاجرت الکترونی، تقارن باند رسانش و ظرفیت و قابلیت استفاده آسان در کاربردهای مکملی CMOS، امکان استفاده از عایق گیت با ضریب دیالکتریک بالا به دلیل عدم پیوندهای آویزان و در نهایت امکان استفاده از منطق چند مقداری و بهرهگیری از مزایای بیشمار آن، صورت گرفته است (دکاپ و دیگران، ۲۰۰۴، لی و دیگران، ۲۰۰۹، دنگ، ۲۰۰۷). بهره گیری از منطق چند مقداره به دلایلی از جمله انتقال فشرده یاطلاعات، ذخیرهسازی فشرده ی دادهها، کاهش میان ارتباطها، کاهش نویز هم شنوایی، کاهش تعداد عملیات لازم برای پیادهسازی توابع و در نهایت کاهش توان در سالهای اخیر بسیار مورد توجه قرار گرفته است، به طوری که کارشناسان حوزهی معماری سیستمها با بهره گیری از تکنیک Multi-threshold و استفاده از ترانزیستورهای مبتنی بر نانولولهی کربنی، به طراحی مدارهای چند مقداری پرداختهاند، در این میان اما، طراحی مدار جمع گر از اهمیت به سزایی برخوردار است، زیرا مدار جمعگر در حقیقت پایه و اساس مدارهای پیچیدهتری مانند ضرب، تقسیم، تفریق و مقایسه را تشکیل میدهد و به طور وسیعی در پردازندهها و میکروپروسسورها به کار میروند. مدار جمعگر سه ارزشی ارائه شده در این مقاله داراي سرعت بالا، جرياندهي بالا، قدرت درايو بالا، خروجيدهي بالا، تقسيم ولتاژ كامل، نوسان كامل شكل موج خروجي، حاشیه نویز مناسب، مقاومت بالا در برابر نویز، بازسازی ولتاژ ورودی و قابلیت اطمینان بالا نسبت به سایر جمع گرهای ارائه شدهی در این زمینه است. در ادامه، ابتدا مروری خواهیم داشت بر روابط ریاضی حاکم بر ترانزیستورهای نانولوله کربنی و سپس به منظور نشان دادن عملکرد صحیح مدار پیشنهادی، آن را شبیهسازی کرده و در نهایت به مقایسه و ارزیابی آن با كارهاى قبلى مىپردازيم.

۲. روابط ریاضی حاکم بر ترانزیستورهای نانولوله کربنی

نانولولهی کربنی یک نوع آلتروپ کربن است و از یک صفحهی گرافین تشکیل شده است که حول محور طولی پیچانده شده و به صورت یک نانوساختار استوانهای درآمده است. صفحهی گرافین در واقع از یک شبکهی شش ضلعی دو بعدی از اتمهای کربن شکل گرفته است، در شبکهی گرافین پیوند کلیهی اتمهای کربن با هیبریداسیون SP^2 انجام می پذیرد، بدان معنا که، مربن شکل گرفته است، در شبکهی گرافین پیوند کلیهی اتمهای کربن با هیبریداسیون و SP^2 انجام می پذیرد، بدان معنا که، هر اتم کربن با هیبریداسیون و SP^2 انجام می پذیرد، بدان معنا که، مربن شکل گرفته است، در شبکهی گرافین پیوند کلیهی اتمهای کربن با هیبریداسیون و SP^2 انجام می پذیرد، بدان معنا که، مربن با سه اتم مجاور خود، پیوندهای سیگما (σ) که یک پیوند قوی کووالانسی به شمار می ود، را تشکیل می دهد و از طرفی، اوربیتال P_2 هر اتم کربن نیز با اوربیتال P_2 اتم کربن مجاور پیوند ضعیف کووالانسی پای (π) را برقرار می کند. به محین دلیل است که در سطح صفحهی گرافین هیچ پیوند آویزانی دیده نمی شود. اما از لحاظ رسانش الکتریکی، به دلیل قوی

بودن پیوند سیگما، الکترونهای اوربیتال *S*، P_{v} و P_{v} در هدایت الکتریکی شرکت نمی کنند و تنها الکترونهای اوربیتال P_{x} که در پیوند ضعیفتری شرکت دارند و از آزادی بیشتری برخوردار هستند، در هدایت الکتریکی صفحه یگرافین مشارکت می کنند (گالدی و مارتین، ۲۰۱۰). برای هر نانولوله یک بردار به نام کایرالیته وجود دارد که به صورت $\overline{c_{n}} = n_{1} \cdot \overline{a_{1}} + n_{2} \cdot \overline{a_{2}} + n_{2} \cdot \overline{a_{2}} + n_{2}$ (گالدی و مارتین، ۲۰۱۰). برای هر نانولوله یک بردار به نام کایرالیته وجود دارد که به صورت $\overline{c_{n}} = n_{1} \cdot \overline{a_{1}} + n_{2} \cdot \overline{a_{2}} + n_{2} \cdot \overline{a_{2}} + n_{2}$ (گالدی و مارتین، ۲۰۱۰). برای هر نانولوله یک بردار به نام کایرالیته وجود دارد که به صورت $\overline{c_{n}} = n_{1} \cdot \overline{a_{1}} + n_{2} \cdot \overline{a_{2}} + n_{2} \cdot \overline{a_{2}} + n_{2}$ (گالدی و مارتین، ۲۰۱۰). برای هر نانولوله یک بردار به نام کایرالیته و جود دارد که به صورت $\overline{c_{n}} = n_{1} \cdot \overline{a_{1}} + n_{2} \cdot \overline{a_{2}} + n_{2} \cdot \overline{a_{2}$



شکل ۱- چگونگی تشکیل نانولولههای آرمچیر، کایرال و زیگزاگ از یک صفحه گرافین

همانطور که میدانیم ولتاژ آستانه یک ترانزیستور ولتاژ لازم به منظور روشن شدن ترانزیستور از طریق گیت است و در ترانزیستورهای CNTFET ولتاژ آستانه را میتوان با تنظیم قطر مورد نظر برای هر نانولوله تعیین کرد. از آنجایی که ولتاژ آستانه برای هر نانولوله کمین کرد. از آنجایی که ولتاژ آستانه برای هر نانولوله کربنی نصف اولین باند ممنوعه انرژی در ساختار باند آن است، ولتاژ آستانه CNTFET از طریق رابطه (۱) بدست میآید (دنگ ۲۰۰۷).

$$V_{th} \approx \frac{E_g}{2e} = \frac{\sqrt{3}}{3} \frac{aV_{\pi}}{eD_{CNT}} \approx \frac{0.43}{D_{CNT}(nm)} \tag{1}$$

که در آن E_g اندازه باند ممنوعه انرژی، e مقدار بار واحد یک الکترون، a فاصله دو اتم کربن مجاور و اندازه آن 0.249 nm D_{cNT} انرژی پیوند ضعیف کووالانسی میان دو اتم کربن در مدل Tight Bonding و اندازه آن 3.033 eV و در نهایت V_{π} قطر نانولولههای کربن میباشند. قطر هر نانولوله کربنی را میتوان از طریق فرمول (۲) تقریب زد (دنگ، ۲۰۰۷):

$$D_{CNT} = \frac{a\sqrt{n_1^2 + n_2^2 + n_1 n_2}}{\pi} \approx 0.0783\sqrt{n_1^2 + n_2^2 + n_1 n_2}$$
(7)

دنگ (۲۰۰۷) ثابت کرد که جریان حالت روشن CNTFET با استفاده از رابطه (۳) حاصل می شود و از آنجایی که انتقال الکتریکی در نانولوله ذاتی به طور تقریبی به صورت بالستیک است، جریان حالت روشن در ترانزیستور وابستگی بسیار کمی به طول نانولوله خالص در زیر گیت دارد: دوره ۳، شماره ۱، بهار۱۳۹۶، صفحات ۲۳۷- ۲۲۶

$$I_{CNTFET} = \frac{n \cdot g_{CNT} \left(V_{DD} - V_{th,CNT} \right)}{1 + g_{CNT} L_s \rho_s} \tag{(7)}$$

که در آن پارامتر n تعداد نانولولههای موجود در هر ترانزیستور، V_{DD} ولتاژ منبع تغذیه، $V_{th,CNT}$ ولتاژ آستانه هر نانولوله، L_s ولتاژ منبع تغذیه، $v_{th,CNT}$ ولتاژ آستانه هر نانولوله، L_s طول نانولوله دوپ شده در ناحیه سورس به ازای واحد d_s مقاومت نانولوله دوپ شده در ناحیه سورس به ازای واحد d_s مقاومت نانولوله از طریق رابطه (۴) بدست می آید (مقدم و دیگران، ۲۰۱۷):

$$g_{CNT} = \frac{\mu_{CNT} C_{gc_u} |V_{gs} - V_{th}|}{L_g} = \frac{\mu_{CNT} C_{gc_u} |V_{gs} - \frac{0.43}{D_{CNT}}|}{L_g}$$
(f)

که در آن μ_{cnt} قابلیت تحرک حاملها در نانولوله، $C_{gc,u}$ خازن گیت به کانال به ازای واحد طول، V_{gs} ولتاژ گیت سورس و L_g طول نانولوله ذاتی در زیر گیت هستند. بر اساس گزارش دنگ (۲۰۰۷)، خازن مجموع گیت در هر افزاره CNTFET شامل سه بخش است، خازن گیت به کانال ($C_{gc,CNTs}$)، خازن حاشیه خارجی گیت ($C_{of,CNTs}$) و خازن کوپلینگ بین گیت با سورس و درین مجاور (g_{gg}) که در قالب رابطه (۵) به صورت زیر محاسبه می شود:

$$C_{g_total,CNTFET} = C_{gc,CNTs} + C_{g_parasitic,CNTFET}$$

$$C_{gc,CNTs} = \left(\min(n,2) \cdot C_{gc_s} + \max(n-2,0) \cdot C_{gc_m}\right) L_g \approx n \cdot C_{gc_u} L_g$$

$$C_{g_parasitic,CNTFET} = 2 \cdot f_{miller} (C_{of,CNTs} + C_{gtg})$$

$$C_{of,CNTs} = \left(\min(n,2) \cdot C_{of_e} + \max(n-2,0) \cdot C_{of_m}\right) L_s \approx n \cdot C_{of_u} L_s$$

$$C_{gtg} = C_{gtg_u} W_g$$

$$C_{g_total,CNTFET} \approx n \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} W_g \approx n \cdot C_{gc_u} L_g + C_{gtg_u} W_g$$

$$C_{of_cNTFET} \approx n \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} W_g \approx n \cdot C_{gc_u} L_g + C_{gtg_u} W_g$$

$$C_{of_cNTFET} \approx n \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} W_g \approx n \cdot C_{gc_u} L_g + C_{gtg_u} W_g$$

$$C_{of_cNTFET} \approx n \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} W_g \approx n \cdot C_{gc_u} L_g + C_{gtg_u} W_g$$

$$C_{of_cNTFET} \approx 0$$

$$C_{of_cNTFET} = 0$$

$$C_{of_cNTFET} \approx 0$$

$$C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} U_g \approx 0$$

$$C_{gc_u} L_g + C_{gtg_u} U_g$$

$$C_{of_cNTFET} = 0$$

$$C_{of_m} \cdot C_{of_v} \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} U_g \approx 0$$

$$C_{of_cNTFET} = 0$$

$$C_{of_m} \cdot C_{gc_u} L_g + n \cdot C_{of_u} L_s + C_{gtg_u} U_g \approx 0$$

$$C_{of_e_v} \cdot C_{gc_u} L_g + 0$$

$$C_{of_e_v} \cdot C_{of_m} \cdot C_{gc_u} L_g + 0$$

$$C_{of_v} \cdot C_{of_v} \cdot C_{gc_u} L_g + 0$$

$$C_{of_v} \cdot C_{gc_u} \cdot C_{gc_u} \cdot C_{gc_u} \cdot C_{gc_u} L_g + 0$$

$$C_{of_v} \cdot C_{of_v} \cdot C_{gc_u} \cdot C_{gc_u$$

خارجی گیت به کانال به ازای واحد طول نانولوله میباشند.

$$\tau = \frac{C_{gg,CNTFET} \cdot V_{DD}}{I_{CNTFET}} = \left(1 + \frac{C_{gtg}W_g}{n \cdot C_{gc,CNT}L_g}\right) \cdot \left(1 + g_{CNT}L_s\rho_s\right) \cdot \frac{C_{gc,CNT}L_gV_{DD}}{g_{CNT}(V_{DD} - V_{th,CNT})} \tag{9}$$

$$\tau = \eta_{CNT,C} \cdot \eta_{CNT,R} \cdot \frac{C_{gc,CNT}L_gV_{DD}}{g_{CNT}(V_{DD} - V_{th,CNT})} \tag{V}$$

¹ transconductance

² Miller

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷ - ۲۲۶

$$\eta_{CNT} = \eta_{CNT,C} \cdot \eta_{CNT,R} \tag{(A)}$$

$$\eta_{CNT,C} = \left(1 + \frac{C_{gtg}W_g}{n \cdot C_{gc,CNT}L_g}\right) \tag{9}$$

$$\eta_{CNT,R} = (1 + g_{CNT} L_s \rho_s) \tag{(1)}$$

میتوان رابطه (۶) را به صورت رابطه (۷) بیان نمود. بنابراین، عبارت $\frac{C_{gc,CNT} L_g V_{DD}}{E_{CNT} (V_{DD} - V_{th,CNT})}$ میتواند به عنوان تاخیر ذاتی گیت برای ترانزیستوری با یک کانال، بدون مقاومتهای سری در ناحیه یدین/سورس و بدون در نظر گرفتن خازنهای پارازیتی، تفسیر شود. همان گونه که مشخص است، سرعت ذاتی ترانزیستور CNTFET به وسیله یفاکتور $\mathcal{N}_{CNT, r}$ ناشی از خازن پارازیتی و فاکتور $\mathcal{N}_{CNT, r}$ ناشی از مقاومت سری خارجی، محدود میشود. با توجه به رابطه (۹) با افزایش تعداد نانولولهها در زیر گیت، فاکتور $\mathcal{N}_{CNT, r}$ کاهش مییابد. از طرف دیگر در رابطه (۱۰)، با کاهش طول ناحیه ی دارای ناخالصی کانال در سمت درین و در سمت سورس، فاکتور $\mathcal{N}_{CNT, r}$ کاهش مییابد. در نتیجه، در رابطه (۸) برای کاهش فاکتور \mathcal{N}_{CNT} یعنی کاهش کلی اثرات نامطلوب، بین افزایش تعداد نانولولهها در زیر گیت و کاهش طول نواحی دارای ناخالصی در سمت درین و سورس یک مصالحه^۱ وجود دارد. یک روش دیگر برای کاهش فاکتور $\mathcal{N}_{CNT, r}$ کم کردن ارتفاع گیت است. نتایج شبیه سازی نشان می دهد که اگر به جای یک نانولوله در زیر گیت و کاهش طول نواحی دارای ناخالصی در سمت فازیش مییابد و همچنین با نصف کردن ارتفاع گیت، ترانزیستور ۲۰ درصد سریعتر میگردد.

ساختار کلی یک ترانزیستور MOSFET-like CNTFET و شکل ۲ نشان داده شده است و عرض گیت ترانزیستور از طریق رابطه (۱۱) بدست می آید (دنگ، ۲۰۰۷).



شکل ۲- ساختار کلی یک ترانزیستور MOSFET-like CNTFET

$W_{gats} = Max(W_{min'}(n-1)Pitch + D_{CNT})$

(11)

که در آن \mathcal{W}_{min} حداقل عرض گیت، n تعداد نانولولهها در ترانزیستور، \mathcal{D}_{CNT} قطر نانولولهها و **Pitch** فاصله مراکز دو نانولوله مجاور میباشند. در این مقاله به منظور داشتن حداکثر حاشیه نویز قابل دسترس و به تبع آن افزایش قابلیت اطمینان مدار در مقابل تغییرات ولتاژ ناشی از نویز، ما ولتاژهای آستانه ترانزیستورهای CNTFET را به گونه یا تنظیم مینماییم که مدار در مقابل تغییرات ولتاژ ناشی از نویز، ما ولتاژهای آستانه ترانزیستورهای CNTFET را به گونه یا تنظیم مینماییم که نقاط گذر در مدار حداکثر فاصله ممکن را از مقادیر ولتاژهای ورودی مدار داشته باشند. از طرف دیگر، ولتاژهای آستانه طوری انتخاب می شوند که ترانزیستورهای شبکه بالابر وپایین همزمان روشن نشوند و هیچ تداخلی باهم نداشته باشند تا مصرف وان اتحال کوتاه بر مدار تحمیل نگردد. برای تحقق این اهداف ولتاژ آستانه ترانزیستورهای TPCNTFET و P-CNTFET و N-CNTFET و P-CNTFET و N-CNTFET و N-CNTFET و N-CNTFET و N-CNTFET و N-CNTFET مطابق روابط (۲۱) و (۱۲) تعیین می شود (ملکنژاد و دیگران، ۲۰۱۴).

$$V_{t,n} = \frac{TP \times V_{DD}}{HB} \tag{11}$$

¹ Trade Off

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶

$$\left|V_{t,p}\right| = V_{DD} - \frac{TP \times V_{DD}}{HB} \tag{17}$$

که در آن پارامتر **TP** نقطه روشن شدن^۱ ترانزیستورها است که باید از منطقهای ورودی حداکثر فاصله را داشته باشد، یعنی برای یک مدار تک ورودی سه ارزشی ۰/۵، ۰/۵ و ۳/۵ و برای یک مدار دو ورودی سه ارزشی ۰/۵، ۰/۵، ۲/۵ و ۳/۵ و برای یک مدار سه ورودی سه ارزشی ۰/۵، ۰/۵، ۲/۵ و ۳/۵ و ۸/۵ باشد. پارامتر **HB** بالاترین مرز^۲ جمع سیگنالهای ورودی است که برای یک مدار دو ورودی سه ارزشی برابر با ۴ و برای یک مدار سه ورودی سه ارزشی برابر با ۶ می باشد، یعنی برای یک مدار دو ورودی سه ارزشی ۲/۵، ۰/۵ و ۳/۵ و ۲/۵ و برای یک مدار دو رودی سه ارزشی ۲۵، ۰/۵، ۰/۵ و ۲/۵ باشد. پارامتر ۲B بالاترین مرز^۲ جمع سیگنالهای ورودی است که برای یک مدار دو ورودی سه ارزشی برابر با ۴ و برای یک مدار سه ورودی سه ارزشی برابر با ۶ می باشد.

۳. طراحی تمام جمع کنندهی سه ارزشی پیشنهادی

هدف اصلی این مقاله ارائه یک تمام جمع کننده سه ارزشی مبتنی بر نانولولههای کربنی است که نه تنها از لحاظ سرعت و مصرف توان بلکه از لحاظ شکل موج، مصونیت در برابر نویز و قابلیت درایو هم مناسب باشد. شکل ۳ طرح شماتیک مدار پیشنهادی را نشان میدهد. شبکه تقسیم ولتاژ ورودی برای تولید سیگنال <u> $\sum in/3$ </u> میتواند از سه عنصر پسیو الکترونیکی مانند خازن یا مقاومت تشکیل شود که در اینجا ما از سه خازن CNTCAP استفاده کردیم. به منظور تولید سیگنال $\overline{C_{out}}$ از طرح ارائه شده توسط معیری، میرزایی و دیگران (۲۰۱۱) و جهت تولید سیگنال Cout از مدار وارون گر سه ارزشی ارائه شده توسط معیری، دوستارگان و دیگران (۲۰۱۱) استفاده میکنیم، زیرا این دو طرح از تمامی جهات (سرعت، مصرف توان، شکل موج و…) عالى به نظر مىرسند. اما، انتخاب كايراليتى ترانزيستورهاى آنها بر اساس جدول ۱ انجام مى گيرد. نوآورى اصلى طرح پیشنهادی در زمینه مدار مولد سیگنال **Sum** انجام گرفته است که تحت عنوان نسخه اول در کنفرانس ملی چشم انداز ۱۴۲۰ و پیشرفتهای تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات ارائه گردید. در این مقاله سعی بر آن است تا با تغییراتی در طرح بتوان عملکرد اَن را نسبت به نسخههای اول، دوم و سوم پیشنهادی بهبود داد. نتایج شبیهسازی طرح پیشنهادی دوم و سوم ارائه شده در همان کنفرانس نشان میدهد که ترانزیستورهای اتصال دیودی در شبکه تقسیم ولتاژ هر چند منطق وسط ($V_{aa}/2)$ را بدون نقص تولید می کنند، اما در عوض منطق های بالا و پایین مدار (V_{aa} و 0) را تا حدودی فیلتر کرده و از $V_{aa}/2$ اینرو تاخیر مدار در تولید این منطقها را افزایش میدهد. به منظور حل این چالش از اتصال ترانزیستوری همواره روشن در انتهای مدار استفاده مینماییم، تا علاوه بر کاهش تاخیر، شکل موج کاملاً ایدهآل و دارای نوسان کامل در خروجی داشته باشیم. مقدار کایرالیتی مدار اتصال ترانزیستوری را (۰ , ۱۷/۸) در نظر می گیریم تا منطق های بالا و پایین به خوبی عبور کرده و منطق وسط به خوبی تولید گردد. در کنار این موارد به منظور تضمین حاشیه نویز حداکثری، ولتاژ آستانه ترانزیستورهای مدار پیشنهادی بر اساس معادلات ۱۲ و ۱۳ انتخاب میشوند. جدول ۱ مشخصات کل ترانزیستورهای بکار رفته در مدار پیشنهادی را نشان میدهد.

۴. شبیهسازی، مقایسه و ارزیابی طرح پیشنهادی

شبیه سازی مدار پیشنهادی با استفاده از نرم افزار HSPICE، بر مبنای مدل ارائه شده توسط محققان دانشگاه استنفورد (۲۰۰۸) صورت گرفته است. این شبیه سازی در شرایط استاندارد با منبع تغذیه ۲۹ ولت، در دمای اتاق و در فرکانس کاری ۱۰۰ مگاهرتز انجام گرفته است. همچنین به منظور ارزیابی قابلیت درایو بار خازن و قدرت رانش مدار، در خروجی مدار در هر دو گرهی Sum و گرهی Sum و معازی در مای را دی مورد استفادی در قرار گرفته است. بر این اساس، ما طرح پیشنهادی خود را در فرکانس کاری دو گرهی مدار در مای تاق و در فرکانس کاری در قر در فرکانس کاری در مرابط استاندارد با منبع تغذیه ۲۰۰ ولت، در دمای اتاق و در فرکانس کاری در قرو ۲۰۰۸ مگاهرتز انجام گرفته است. این شبیه منظور ارزیابی قابلیت درایو بار خازن و قدرت رانش مدار، در خروجی مدار در هر دو گرهی Sum و گرهی می این ۲ فمتو فارادی مورد استفاده قرار گرفته است. بر این اساس، ما طرح پیشنهادی خود را در فاز گذرا شبیه سازی کرده و پاسخ گذرای مدار پیشنهادی را در حوزهی زمان استخراج کرده و بر اساس آن شکل موج خروجی مدار در فر فروجی مدار در در خروجی مدار در فر فران استخراج کرده و بر اساس آن شکل موج خروجی مدار در در خروجی مدار در موجی مدار در فر فران گرفته است. ما طرح پیشنهادی خود را در فاز گذرا شبیه سازی کرده و پاسخ گذرای مدار پیشنهادی را در حوزهی زمان استخراج کرده و بر اساس آن شکل موج خروجی مدار دا بر می نماییم. شکل ۴ الگوی ورودی و شکل موج خروجی مدار در در در خروجی مدار در ای مدار در این مدان در مای نماییم.

¹ Turning Point

² Highest Boundary

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶

حوزه زمان را نشان میدهد. همانطور که دیده میشود، تمامی سیگنالها دارای نوسان کامل ولتاژ هستند و تقسیم ولتاژ برای تولید منطق ۱ نیز کامل صورت گرفته است. علاوه بر این، نتایج دیگر شبیهسازی، شامل بدترین سناریوی تاخیر، مصرف توان متوسط و مصرف انرژی متوسط مدار پیشنهادی محاسبه شده و در جدول ۲ با مدارهای پیشنهادی اول، دوم، سوم و مدارهای ارائه شدهی قبلی در این زمینه مقایسه شده است.

شماره ترانزیستور	T ₁	T ₂	T ₃								
قطر	0.783	0.783	0.783								(nm)
كايراليته	(10,0)	(10,0)	(10,0)								
شماره ترانزیستور	T ₄	T 5	T ₆	T ₇	T ₈	T9					
قطر	0.888	1.174	1.252	3.523	0.587	1.252					(nm)
كايراليته	(11.35,0)	(15.2,0)	(16,0)	(44,0)	(7.5,0)	(16,0)					
شماره ترانزيستور	T ₁₀	T ₁₁	T ₁₂	T ₁₃	T ₁₄	T ₁₅					
قطر	0.743	1.918	1.487	1.918	0.743	1.096					(nm)
كايراليته	(9.5,0)	(24.5,0)	(19,0)	(24.5,0)	(9.5,0)	(14,0)					
شماره ترانزيستور	T ₁₆	T ₁₇	T ₁₈	T ₁₉	T ₂₀	T ₂₁	T ₂₂	T ₂₃	T ₂₄	T ₂₅	
قطر	0.587	3.680	0.822	1.957	1.127	0.853	1.926	0.743	1.4	-09	(nm)
كايراليته	(7.5,0)	(47,0)	(10.5,0)	(25,0)	(14.4,0)	(10.9,0)	(24.6,0)	(9.5,0)	(17.8,0)		
شماره ترانزیستور	T ₂₆	T ₂₇	T ₂₈	T ₂₉	T ₃₀	T ₃₁	T ₃₂	T ₃₃	T ₃₄	T ₃₅	
قطر	0.724	1.957	0.743	1.957	2.200	0.783	1.926	0.743	1.409		(nm)
كايراليته	(9.25,0)	(25,0)	(9.5,0)	(25,0)	(28.1,0)	(10,0)	(24.6,0)	(9.5,0)	(17.8,0)		

جدول ۱- مشخصات ترانزیستورهای استفاده شده در تمام جمع کننده سه ارزشی پیشنهادی

در گام بعدی، به منظور تعیین حساسیت مدار در برابر نویز آن را در فاز DC شبیه سازی کرده و نمودار مشخصه انقالی ولتاژ را برای آن رسم مینماییم. نمودار شکلهای ۵ و ۶ به ترتیب مشخصه انتقالی ولتاژ برای سیگنالهای Sum و Sum را نمایش میدهند. همان طور که دیده می شود، این مدار دارای حداکثر حاشیه نویز ^۱ ممکن برای این نوع معماری می باشد، زیرا نقاط گذار^۲ در نمودارها دارای حداکثر فاصله ممکن از ولتاژهای ورودی می باشند. بدین ترتیب، این مدار می تواند سیگنالهای با نویز ۸۳۳ درصد را تحمل کند.

نزدیکی منبع تغذیه به خروجی مدار و مسیر بحرانی کوتاه^۳ سبب جریان رانش^[†] قوی و قدرت درایو بار خازن بالایی در سیگنال خروجی مدار میگردد و در نتیجه، مدار با خروجیدهی^۵ بالا میتواند تعداد ترانزیستور بیشتری را تغذیه کند. برای اثبات این موضوع تغییرات تاخیر، توان و انرژی مدار در حضور خازنهایی با مقادیر ۱ تا ۱۰ فمتوفاراد، در نمودار شکل ۷ ترسیم شده است. با توجه به نمودار، شیب کند تغییرات حاکی از قابلیت درایو بالای مدار پیشنهادی میباشد. همچنین، تغییرات تاخیر و

¹ Noise Margin

² Transition Points

³ Critical Path

⁴ Drive Current

⁵ Fan-Out

دوره ۳، شماره ۱، بهار۱۳۹۶، صفحات ۲۳۷- ۲۲۶

توان مدار پیشنهادی به ازای تغییر خازن بار خروجی با برخی از مدارهای ارائه شدهی قبلی مقایسه گردیده و نتایج حاصل به ترتیب در نمودار شکلهای ۸ و ۹ آورده شده است.



شکل ۳- شماتیک کامل سلول تمام جمع کننده سه ارزشی پیشنهادی



شکل ۴- شکل موجهای ورودی و خروجی مدار پیشنهادی در حوزه زمان

مطالعات علوم کاربردی در مهندسی

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶

مصرف انرژی	مصرف توان متوسط	حداكثر تاخير	
(× 10 ⁻¹⁵ J)	(× 10 ⁻⁶ W)	$(\times 10^{-12} s)$	
1.806	6.361	283.8	اولین تمام جمع گر معیری و دیگران (۲۰۱۱)
5.152	19.71	261.4	دومین تمام جمع گر معیری و دیگران (۲۰۱۱)
0.5645	1.462	386.1	تمام جمعگر ابراهیمی و دیگران (۲۰۱۲)
0.367	2.209	166.1	تمام جمعگر کشاورزیان و ساریخانی (۲۰۱۴)
1.7386	26.836	64.786	تمام جمعگر پیشنهادی اول
1.6522	11.073	149.21	تمام جمعگر پیشنهادی دوم
0.7212	4.8283	149.38	تمام جمعگر پیشنهادی سوم
0.5247	5.7523	91.220	تمام جمع گر پیشنهادی چهارم

جدول ۲- مقایسه نتایج شبیهسازی مدار پیشنهادی با مدارهای ارائه شده قبلی







شکل ۶- مشخصه انتقالی ولتاژ (VTC) برای سیگنال Cout

مطالعات علوم کاربردی در مهندسی

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶



شکل ۷- تغییرات تاخیر، توان و انرژی به ازای تغییر خازن بار خروجی در مدار پیشنهادی





شکل ۸- مقایسه تغییر تاخیر به ازای تغییر خازن بار خروجی میان برخی از مدارها

شکل ۹- مقایسه تغییر توان به ازای تغییر خازن بار خروجی میان برخی از مدارها

۵. نتیجهگیری

در مجموع وجود چشماندازهای روشن در تکنولوژی CNTFET محققان را به بهره گیری از آن به منظور ساخت مدارهای محاسباتی و منطقی سوق داده است. در همین راستا به منظور پیشبرد اهداف از پیش تعیین شده، ما در این مقاله ضمن مرور روابط حاکم بر ترانزیستورهای CNTFET، یک سلول تمام جمع کننده سه ارزشی سریع، کم مصرف و مقاوم در برابر نویز را

مطالعات علوم کاربردی در مهندسی

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷- ۲۲۶

بر مبنای ترانزیستورهای نانولولهی کربنی ارائه کردیم. نتایج شبیهسازی حاکی از دستیابی موفقیت آمیز به تمام اهداف استراتژیک میباشد. با توجه به ویژگیهای منحصر به فرد مدار پیشنهادی مانند قدرت درایو بالا، خروجی دهی بالا، تقسیم کامل ولتاژ، نوسان کامل ولتاژ خروجی، حاشیه نویز مناسب، تحمل پذیری بالا در برابر نویز، بازسازی ولتاژ ورودی، قابلیت اطمینان بالا و مصرف توان کم، این مدار از پتانسیل بالایی به منظور بکارگیری در مدارهایی همچون جمع گر/تفریق گر، ضرب گر، تقسیم گر، کمپرسور، مقایسه گر، جذر گیر، محاسبه ی آدرس و بررسی توازن برخوردار است. همچنین، از دستاوردهای این مدار میتوان در پردازندهها، سیستمهای خاص منظوره و سامانههای نهفته ی سه ارزشی، میکروپروسسورها، پردازندههای سیگنالهای دیجیتال و پردازندههای صدا و تصویر استفاده کرد.

مراجع

- 1. Kim, Y., (2010), "Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics," Transactions on Electrical and Electronic Materials, Vol. 11, No 3, pp 93-105.
- 2. Durkop, T. Getty, S.A. Cobas, E. Fuhrer, M.S., (2004), "Extraordinary Mobility in Semiconducting Carbon Nanotubes," Nano Letters, Vol. 4, No 1, pp 35–39.
- 3. Li, H. Xu, C. Srivastava, N. Banerjee, K., (2009), "Carbon nanomaterials for nextgeneration interconnects and passives: Physics status and prospects," IEEE Trans. Electron Devices, Vol. 56, no. 9, pp. 1799-1821.
- 4. Deng, J. (2007), "Device modeling and circuit performance evaluation for nanoscale devices: silicon technology beyond 45 nm node and carbon nanotube field effect transistors," PhD thesis, Stanford University.
- 5. Guldi, D.M. Martin, N., (2010). Carbon Nanotubes and Related Structures: Synthesis, Characterization, Functionalization, and Applications. WILEY-VCH.
- Moghaddam, M. Moaiyeri, M. H. Eshghi, M., (2017), "Design and Evaluation of an Efficient Schmitt Trigger-Based Hardened Latch in CNTFET Technology," IEEE Transactions on Device and Materials Reliability, Vol. 17, no. 1, pp. 267 – 277.
- Maleknejad, M. Mirzaee, R. Navi, K. Hashemipour, O., (2014), "Multi-V_t Ternary Circuits by Carbon Nanotube Filed Effect Transistor Technology for Low-Voltage and Low-Power Applications," Journal of Computational and Theoretical Nanoscience," Vol. 11, no. 1, pp. 110-118.
- 8. Stanford University CNTFET Model, (2008), Stanford University. Stanford, CA, USA. [Online].Available: http://nano.stanford.edu/model_stan_ cnt.htm
- Moaiyeri, M.H. Faghih Mirzaee, R. Navi, K. and Hashemipour, O., (2011), "Efficient CNTFET-based Ternary Full Adder Cells for Nanoelectronics," Nano-Micro Letters, Vol. 3, No 1, pp 43-50.
- Moaiyeri, M.H. Doostaregan, A. and Navi, K., (2011), "Design of energy-efficient and robust ternary circuits for nanotechnology," IET Circuits, Devices & Systems, Vol. 5, No. 4, pp. 285-296.
- Ebrahimi, A. Keshavarzian, P. Sorouri, S. Shahsavari M., (2012), "Low Power CNTFET-Based Ternary Full Adder Cell for Nanoelectronics," International Journal of Soft Computing and Engineering (IJSCE), Vol. 2, No 2, pp 291-295.
- 12. Keshavarzian, P. Sarikhani, R., (2014), "A novel CNTFET-based ternary full adder," Circuits Syst. Signal Process, Vol. 33, No 3, pp 665-679.

دوره ۳، شماره ۱، بهار ۱۳۹۶، صفحات ۲۳۷ - ۲۲۶

Design, Simulation and Evaluation of a 3-valued Full Adder Cell Based on Carbon Nanotube Transistors. Version IV: Improving the Speed, Power Consumption and Noise Tolerance

Mehrad Afarin

Master of Computer Engineering- Architecture of Computer Systems, Islamic Azad University, Shahr-e Ray Branch, Tehran, Iran

Abstract

Considering the need to continue constructing complexes using modern technologies, the significant role of full adders in VLSI systems and the numerous benefits of multiple-valued logic, the achievements of this paper have been aimed at improving the speed, power consumption and noise margin of 3-valued full adders based on carbon nanotube transistors. However, noise reduction due to the use of ternary logic seems questionable; therefore, it seems necessary to make the maximum use of the working voltage space and provide the maximum available range for each logic depending on the available capacities in order to increase the circuit tolerance against noise. With this in mind, we have tried to propose a project not only with suitable lag and power consumption, but also with good noise immunity. Besides, we will also review the mathematical relations governing carbon nanotube transistors.

Keywords: nanotechnology, carbon nanotube field-effect transistor (CNTFET), Multiple-valued Logic (MVL), Full Adder, Ternary Logic